MOSFETしきい値電圧 (Vth) 計算機

しきい値電圧（Vth）とは：スイッチが「入る」瞬間の物理

MOSFET（金属酸化物半導体電界効果トランジスタ）において、しきい値電圧（Threshold Voltage, Vth）は最も重要な設計パラメータの一つです。 これは、ソースとドレインの間に導電チャネルが形成され、電流が流れ始めるために必要な最小限のゲート・ソース間電圧を指します。 Vthが適切に設計されていないと、意図しないタイミングでスイッチが入る「誤動作」や、オフの状態でも電流が漏れ出す「リーク電流」の原因となります。

Vthを決定する4つの主要因

しきい値電圧は、単一の数値ではなく、以下の物理的要素の複雑な相互作用によって決まります。

1. フラットバンド電圧 (Vfb): ゲート金属とシリコン基板の仕事関数差、および酸化膜中の電荷によって決まる電圧です。
2. 表面ポテンシャル (2Φf): シリコン表面が反転層を形成するために必要な電位変化です。
3. 空乏層電荷 (Qd): 反転層の下に広がる空乏層内の電荷量です。これは基板の不純物濃度に依存します。
4. 酸化膜容量 (Cox): ゲート絶縁膜（主にSiO2）の厚さと誘電率によって決まります。膜が薄いほど、より低い電圧で制御が可能になります。

ボディ効果（基板バイアス効果）のメカニズム

多くの回路設計において見落とされがちなのが、ボディ効果です。 ソース端子の電位が基板（ボディ）の電位よりも高くなった場合（Vsb > 0）、空乏層が広がり、反転層を形成するためにより大きなゲート電圧が必要になります。 その結果、見かけ上のVthが上昇します。 これは特に、CMOS回路のNANDゲートやソースフォロワ回路など、ソースがグラウンドに直接接続されていない構造で顕著に現れます。

短チャネル効果とDIBL：微細化の限界

半導体プロセスの微細化（3nmや2nmプロセスなど）が進むにつれ、短チャネル効果という問題が深刻化しています。 ゲート長が短くなると、ドレインの電位がチャネルの電位障壁を下げてしまい、Vthが設計値よりも低下してしまう現象（Vth Roll-off）や、DIBL（Drain-Induced Barrier Lowering）が発生します。 これを防ぐために、現代のトランジスタはFinFETやGAA（Gate-All-Around）といった3次元構造を採用し、ゲートによる支配力を高める工夫がなされています。

温度依存性と信頼性設計

Vthは温度に対して負の相関を持っています。つまり、温度が上がるとVthは低下します。 これは、高温環境下ではリーク電流が増加し、消費電力が増大することを意味します。 逆に、低温環境下ではVthが上昇し、回路の動作速度が低下する可能性があります。 したがって、最先端のチップ設計では、動作温度の全範囲（-40℃から125℃など）において、タイミングや電力が規格内に収まるよう厳密なコーナー解析が行われます。

まとめ：エンジニアにとってのVth制御

しきい値電圧を正確に予測し制御することは、高性能・低消費電力なLSI（大規模集積回路）を実現するための鍵です。 本計算機を活用して、基板バイアスや物理パラメータがどのようにVthに影響を与えるかを定量的に把握し、より堅牢な回路設計に役立ててください。